SystemVerilog标准（SV-2009）发布距今已近十余年，在验证领域已经大放异彩，但是在设计领域（尤其FPGA领域）使用的还是比较少，虽然市场上已经发布了几本相关书籍，但是在使用上或者学习上还是有点缺陷的，这篇文章是SystemVerilog建模及仿真系列教程的第一篇 ...

作为逻辑工程师，在FPGA和数字IC开发和设计中，一般采用verilog，VHDL或SystemVerilog等作为硬件描述语言进行工程设计，将一张白板描绘出万里江山图景。 工程师在利用硬件描述语言进行数字电路设计时，需要遵守编译器支持的Verilog,VHDL或systemverilog标准规范，并 ...

知乎上刷到一个问题，问性能最强的编程语言是什么？看到高赞回答到是Verilog，然后在评论区就引发了一场Verilog到底算不算编程语言的争论，我觉得比较有意思，所以就也打算唠唠这个事情。 趁着最近奇葩说正播，本篇文章试着用辩论的形式来讨论一下这个问题 ...