什么是Xilinx的PCIe仿真模型？ 这里所说的Xilinx PCIe仿真模型是指在例化PCIe核时候其自动生成的参考时自动产生的仿真模型，用户可以用此模型来仿真其PCIe设计。这里着重学习为仿真endpoint提供的RP模型，Xilinx称其为downstream port model，简称DS端口模型。该模型框架图 ...

- 在 Vivado 工具中例化 Xilinx V7 系列的 PCIe Endpoint（EP）IP 核时，会遇到配置选项 「Extended Tag Field」（扩展标签字段），其作用与 TAG 号的位宽直接相关： - 勾选该选项：IP 核会宣称支持「8bit 位宽的 TAG 字段」，理论上可同时处理 2^8=256个TAG号（对应 PCIe 设备空间 ...